

Um Circuito Gerenciador e Controlador Estatístico de Serviço Telefônico

Rodrigo Pericini, Edward Moreno

rodperi@zipmail.com.br; edmoreno@fundanet.br

Fundação de Ensino Eurípides Soares da Rocha

Faculdade de Informática de Marília - Bacharelado em Ciência da Computação

Av. Hygino Muzzi Filho 529, CEP 17525-901, Marília, S.P.

Resumo: *Conhecendo o grande impacto das telecomunicações no mercado globalizado e o crescente volume de ligações telefônicas e, a grande variedade de empresas gerenciando esses serviços, seria recomendável ter um aparelho que permita e facilite a cada usuário verificar, organizar e gerenciar os serviços usados. O projeto consiste em desenvolver um Gerenciador e Verificador de Linha Telefônica (GLT) que será inicialmente implementado em circuitos programáveis (FPGAs da XILINX e/ou da ALTERA) para funcionar como um periférico do aparelho telefônico convencional.*

O GLT, inicialmente terá funções básicas, tais como: verificar e armazenar o número destino das ligações telefônicas realizadas por um usuário interessado em manter controle da utilização do seu serviço telefônico.

Palavras chave : *Telecomunicações, Circuitos Programáveis*

1. Introdução

No mundo moderno, a comunicação e a informação tornaram-se essenciais para o mercado globalizado, surgiram empresas em todo o mundo especializadas na área de telecomunicação e algumas se destacaram a nível de mercado mundial, como exemplo: varias empresas especializadas em serviços ligados a telefonia, com o aumento crescente no volume de ligações telefônicas realizadas por diferentes centros comerciais e residenciais, essas empresas estão encontrando uma certa dificuldade para gerenciar todo esse fluxo de informações.

Nos últimos anos percebemos claramente a disputa pelo mercado das telecomunicações no Brasil, empresas multinacionais “invadindo” o país e investindo um enorme capital em busca de um único objetivo, o lucro. O mercado baseado em telecomunicação esta apenas na fase inicial. Isso significa que ainda há muito a fazer nessa área e portanto tornando-se num incentivo para todas as pessoas que se interessam por essa área e para os próprios consumidores que estão também cada vez mais exigentes.

Considerando essa atual diversidade e ainda a falta de mecanismos que ajudem a controlar e/ou gerenciar (do ponto de vista dos usuários) a utilização do serviço telefônico, podemos considerar que é uma boa área de investir e iniciar a proposta de projetos que visem uma melhor compreensão desses serviços.

Por exemplo, O PROCON (Órgão de Defesa do Consumidor) registra mensalmente milhares de reclamações ligadas às principais empresas responsáveis pelo gerenciamento e monitoramento das linhas telefônicas nacionais.

Do nosso ponto de vista, há um “problema” no atual serviço telefônico residencial (e/ou comercial) que consiste na perda de controle ou as poucas informações que as pessoas têm de sua utilização. Por exemplo, as pessoas ligam ligam e ligam e dificilmente mantêm em tempo real estatísticas dessas ligações. Alguns problemas são: esquecem ter ligado para algum lugar, esquecem a data da ligação, dificilmente fazem idéia do tempo e muito menos do custo

associado num determinado período. Assim, no final do período estabelecido pela central usada, chega a conta indicando todos aqueles dados e o valor final a ser pago. Do nosso ponto de vista, muitos usuários ficariam contentes tendo um mecanismo que auxilia-se o controle e organização desses dados.

Objetivos do Projeto:

Analizando a situação atual e considerando os apontamentos anteriores e pensando principalmente no consumidor (alguns é claro) será desenvolvido um sistema digital chamado por nós de Gerenciador e Verificador de Linha Telefônica (GLT), onde o assinante terá um maior controle de sua linha telefônica que será monitorada constantemente através de um sistema implementado em circuitos FPGAs (Field Programmable Gate Arrays). É bem conhecido que esta técnica de construção de circuitos e sistemas digitais proporciona um ambiente de projeto mais simplificado e possibilita operar com um número “ilimitado” de circuitos únicos através da configuração do próprio dispositivo. Nos últimos anos a quantidade de portas lógicas disponíveis numa FPGA tem crescido num ritmo muitíssimo acelerado, atualmente tem FPGAs de 4 milhões de portas lógicas o que possibilita a implementação de arquiteturas cada vez mais complexas.

O nosso sistema, o GLT, será projetado para funcionar como um periférico do aparelho telefônico convencional. O GLT, inicialmente terá funções básicas, tais como:

- Verificar e registrar o número do destino das ligações telefônicas realizadas em um determinado lugar.
- Calcular o tempo de cada ligação. Além disso, calcular, armazenar e imprimir estatísticas de utilização do serviço telefônico.
- Calcular o tempo total de ligações num determinado período, ressaltar os números telefônicos mais usados, fazer uma estimativa do valor a ser pago num determinado período de tempo (antes do recibo oficial chegar em mãos) e etc.

Todos esses dados poderão ser visualizados através de um display disponível no mercado atual. O GLT será desenvolvido no Laboratório de Circuitos Integrados (LCI) da Fundação de Ensino Eurípides Soares da Rocha (FEESR), Marília – SP.

A principal ferramenta a ser utilizada será o Xilinx Foundation Series, versão 3.1i se formos usar as placas fornecidas pelo XILINX. Opcionalmente, poderemos fazer a implementação do mesmo sistema em placas fornecidas pela ALTERA, nesse caso usaremos o ambiente próprio deles (MAX PLUS II e/ou Quartus).

2. Cronograma e Metodologia

Na tabela 1, observa-se a descrição das diferentes fases e atividades que serão consideradas na elaboração do nosso projeto.

Observando as atividades descritas acima, pode-se verificar que o projeto possui quatro fases principais:

- (i) A **primeira fase** será de estudo de tudo que possa influenciar no projeto, essa fase é muito importante e tem que ser muito bem detalhada para não ficar nenhuma dúvida que possa prejudicar o andamento do projeto.

Inicialmente estudaremos como funciona um aparelho telefônico convencional, sua estrutura básica (cada componente), o fluxo interno de dados, até mesmo os conversores responsáveis em transformar a voz em sinais elétricos e transformar sinais elétricos em voz. Após concluindo esse passo seguiremos para seguinte atividade qual é estudar como seria a arquitetura básica proposta para o GLT. Nesta grande fase, também inclui-se o estudo da linguagem VHDL (que será usada no projeto do nosso sistema). Portanto, esta fase cobre as atividades 1, 2 e 3 descritas na tabela 1.

Tabela 1. Descrição de Atividades e Cronograma do Projeto

Atividades	Descrição da Atividade	Duração em Meses
Atividade 1	Estudo básico do funcionamento geral de um telefone. Levantamento bibliográfico e estudo crítico de trabalhos correlatos ao projeto.	2 Mês
Atividade 2	Definir os blocos do funcionamento do GLT, com base no funcionamento do telefone e nas necessidades detectadas que serão atribuídas ao sistema GLT.	1 Mês
Atividade 3	Estudo da linguagem VHDL. A parte básica e necessária à implementação dos blocos definidos na atividade anterior.	2 Meses
Atividade 4	Fazer o código VHDL de cada um dos blocos funcionais definidos anteriormente.	2 Meses
Atividade 5	Sintetizar, simular, implementar, verificar e programar para FPGA, todos os blocos definidos separadamente em VHDL. Nesta atividade, serão realizados testes e análise de estatísticas fornecidas pelas ferramentas de projeto em FPGAs (XILINX e/ou ALTERA) de cada bloco.	1 Mês
Atividade 6	Escrita parcial dos resultados e experiências até aqui adquiridos. Nesta fase faremos um levantamento dos possíveis eventos onde poderemos submeter os nossos resultados obtidos.	1 Mês
Atividade 7	Unir todos os blocos em VHDL formando um único bloco que será efetivamente o nosso sistema GLT. Nesta fase, serão realizadas todas as fases anteriores: projeto, síntese, simulação, implementação, verificação e programação final na FPGA. Além disso serão analisados os dados e resultados obtidos.	2 Meses
Atividade 8	Documentação do projeto, detalhando os resultados dos testes feitos. Escrita final do relatório, nesta fase serão considerados alguns eventos para submeter e publicar os resultados e experiências do nosso trabalho.	1 meses

- (ii) A **Segunda Fase** consiste no projeto (construção) dos blocos básicos do GLT em VHDL. Nesta fase consideraremos todo o processo de construção de um circuito digital. Além disso, faremos análise e estatística dos dados oferecidos pelas ferramentas, por exemplo tempo de atraso, frequência de funcionamento, número de CLBs e LUTs usados e etc. Portanto, esta fase cobre as atividades 4 e 5 descritas na tabela 1.
- (iii) A **Terceira Fase** é unir todos os blocos definidos e projetados anteriormente num único sistema, o nosso GLT. Nesta fase, será realizado, novamente todo o processo de construção de um sistema digital. Finalmente, apresentar-se-á uma análise e discussão dos resultados obtidos. Portanto, esta fase cobre a atividade 7 descrita na tabela 1.
- (iv) A **Quarta Fase** seria a documentação do projeto, detalhando inclusive resultados de testes feitos e relatando experiências adquiridas no desenvolvimento do sistema GLT.

Esta fase contém as atividades 6 (documentação parcial) e 8 (escrita do relatório final). Além disso, consideraremos a possibilidade de escrever artigos e submetê-los a eventos relacionados com a área do projeto.

3. Resultados Esperados

Depois que o GLT estiver funcionalmente verificado, o projeto pode ser implementado no hardware. A descrição do projeto em VHDL será otimizada e traçada para um dispositivo lógico programável. Como o oposto de um dispositivo ASIC, esses dispositivos podem ser programados da mesa do designer, e muitos podem ser reprogramáveis para corrigir erros depois.

A principal ferramenta a ser utilizada será o ambiente próprio da ALTERA (MAX PLUS II e/ou Quartus) e nesse caso o GLT final será implementado nas suas placas fornecidas. Opcionalmente, poderemos fazer a implementação do mesmo sistema em placas fornecidas pelo XILINX, assim o ambiente de projeto a ser usado será o da Xilinx Foundation Series versão 3.1i. Estas ferramentas existem e estão disponíveis no Laboratório de Circuitos Integráveis da Instituição (LCI-FEESR).

Com base na tabela 1, descrição de atividades, o projeto encontra-se no final da atividade 03 partindo para atividade 04. No final do projeto teremos um protótipo do GLT em tecnologias FPGAs.

4. Referências

- [Telecom-2000] Site da Telecon (<http://www.telecon.com.br>). Consulta realizada em outubro, 2000.
- [Inatel-2000] Site da Inatel, **Instituto Nacional de Telecomunicações** . <http://www.inatel.br/index.html>. Consulta realizada em Outubro, 2000.
- [Golding-98] Projeto Voice Recognition Telephone Dialer. Tim Golding, Eric Cheung, Felicia Cheng, Wilson (LATA) Kwan, Davi Li. http://www.ee.ualberta.ca/~elliott/ee552/projects/2000_w/VRTD/FinalReport.htm, 1998.
- [Xilinx] Ferramenta Xilinx Foundation 3.1. <http://www.xilinx.com>.
- [Bignell, 1995] James Bignell, Robert Donovan. Eletrônica Digital: Lógica Combinacional. Editora Makron Books, 1995.
- [Bignell, 1995] James Bignell, Robert Donovan. Eletrônica Digital: Lógica Seqüencial. Editora Makron Books, 1995.
- [Moreno, 2000] Edward Moreno, Jorge Luis e Silva. Computação Reconfigurável: Experiências e Perspectivas. Editora FEESR, Agosto, 2000.
- [Altera] Material da ALTERA, fornecidos pelo PI-COMPONENTES (representante em São Paulo, Brasil). Links no site oficial, <http://www.altera.com>.
- [Sites-www] Links a sites WWW contendo informações importantes ao projeto.